數(shù)電第三章 邏輯門電路

《數(shù)電第三章 邏輯門電路》由會員分享，可在線閱讀，更多相關《數(shù)電第三章 邏輯門電路（70頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、 教 學 基 本 要 求1、 了 解 半 導 體 器 件 的 開 關 特 性 。2、 掌 握 基 本 邏 輯 門 、 三 態(tài) 門 、 集 電 極 開 路 門 的 邏輯 功 能 。3、 掌 握 邏 輯 門 的 主 要 參 數(shù) 及 在 應 用 中 的 接 口 問 題 。 0 概 述1.邏 輯 門 電 路 ： 用 以 實 現(xiàn) 基 本 和 常 用 邏 輯 運 算 的 電 子 電 路 。 基 本 和 常 用 門 電 路 有 與 門 、 或 門 、 非 門 （ 反 相 器 ） 、 與 非 門 、 或非 門 、 與 或 非 門 和 異 或 門 等 。 本 章 重 點 介 紹 邏 輯 運 算 的 物 理 實

2、現(xiàn) 電 路 。2.邏 輯 0和 邏 輯 1： 0和 1在 邏 輯 代 數(shù) 中 代 表 的 兩 種 不 同 的 狀 態(tài) 。在 電 子 電 路 中 用 高 、 低 電 平 來 表 示 。 正 邏 輯 ： 1表 示 高 電 平 ， 0表 示 低 電 平 負 邏 輯 ： 0表 示 高 電 平 ， 1表 示 低 電 平高 /低 電 平 都 允 許 有 一 定 的 變 化 范 圍3.獲 得 高 、 低 電 平 的 基 本 方 法 ： 利 用 半 導 體 開 關 元 件 的 導 通 、截 止 （ 即 開 、 關 ） 兩 種 工 作 狀 態(tài) 。 1 二 極 管 邏 輯 門 電 路1.1 二 極 管 的 開 關

3、 特 性1.2 二 極 管 與 門1.3 二 極 管 或 門1.4 二 極 管 門 電 路 的 優(yōu) 、 缺 點 1.1 二 極 管 的 開 關 特 性1.二 極 管 符 號 ：2.二 極 管 的 伏 安 特 性 ： 當 電 壓 ui0.7V 二 極 管 導 通 后 ， uD= 0.7V iD=（ ui-0.7） /R 當 電 壓 u i0.7V 二 極 管 截 止 ， 處 于 斷 開 狀 態(tài) iD=0V正 極 負 極 uD D iD iD + ui + uD R D 開 關 電 路 限 流 電 阻 + ui RL + uo D 開 關 電 路 3.二 極 管 的 開 關 電 路 的 等 效 電

4、 路 RL + u i=0V + u o D ui=0V時 的 等 效 電 路 ui 0V時 ， 二 極 管 截 止 ， 如同 開 關 斷 開 ， uo 0V。 ui 5V時 ， 二 極 管 導 通 ， 如 同 0.7V的 電 壓 源 ， uo 5-0.7=4.3V。 + R L + u i=5V + u o D 0.7V ui=5V時 的 等 效 電 路 v 當 ui為 低 電 平 時 D截 止 ，uo為 低 電 平 v 當 ui為 高 電 平 時 D導 通 ，uo為 高 電 平 1.2 二 極 管 與 門 +VCC(+5V) R 3k Y D1 A D2 B 5V 0V 思 考 ： Y如

5、何 和 A、 B構(gòu) 成 與 邏 輯關 系 ？ A B Y0V 0V + 5V 3k Y D1 A D2 B 0V 0V 5V0.7V 0.7V +VCC(+5V) R 3k Y D1 A D2 B 5V 0V A B Y0V 0V 0.7V5V 0V + 5V 3k Y D1 A D2 B 5V 0V 5V 0.7V 0.7V0V 5V 0.7V +VCC(+5V) R 3k Y D1 A D2 B 5V 0V A B Y0V 0V 0.7V5V 0V 0.7V0V 5V 0.7V5V 5V + 5V 3k Y D1 A D2 B 5V 5V 5V 5V +VCC(+5V) R 3k Y D1

6、 A D2 B 5V 0V A B Y tPH L為 由 高 電 平 轉(zhuǎn) 換 到 低 電 平 所 經(jīng) 歷 的 時 間 。(tPLH tPH L)/2 表 征 門 電 路 開 關 速 度 的 參 數(shù) 6. 功 耗 與 延 時 功 耗 積1、 功 耗 分 為 :靜 態(tài) 功 耗 ：動 態(tài) 功 耗 ：對 于 TTL門 電 路 來 說 ， 靜 態(tài) 功 耗 是 主 要 的 。2、 延 時 功 耗 積 DP = tpdPD指 的 是 當 電 路 沒 有 狀 態(tài) 轉(zhuǎn) 換 時 的 功 耗是 在 門 的 狀 態(tài) 轉(zhuǎn) 換 的 瞬 間 的 功 耗 。是 一 綜 合 性 的 指 標 ， 用 DP表 示 ， 其 單 位

7、為 焦 耳 。 DP的 值 愈 小 ， 表 明 它 的 特 性 愈 接 于 理 想 情 況 。 2.4 其 他 類 型 的 TTL邏 輯 門2.4.1 集 電 極 開 路 門(Open Collector ， OC) ？1.問 題 的 提 出 工 程 中 常 常 將 兩 個 門 電 路 并 聯(lián)起 來 實 現(xiàn) 與 的 邏 輯 功 能 ， 稱 為 線與 。 AB Y1+5VT1 T2 DT4T3R1 R2R3 R44k 1.6k 130W1kAB Y 2+5VT1 T2 DT4T3R1 R2R3 R44k 1.6k 130W1k這 兩 個 邏 輯 門 是 否 可 以 直 接 并 聯(lián) ？ 2.問 題

8、 的 解 決AB & Y 1OC門 的 邏 輯 符 號 去 掉 低 阻 通 道 ， 將 集 電 極 開 路 ，稱 為 集 電 極 開 路 門出 現(xiàn) 問 題 ： 當 輸 出 為 低 電 平 時正 常 ， 但 是 如 果 輸 出 應 為 高 電平 時 ， 此 時 T3截 止 ， 無 法 輸 出高 電 平 ， 因 此 在 工 作 時 ， 必 須接 入 外 接 電 阻 和 電 源 。 VCC(5V) Rc4 130 W Rc2 1.6k W Rb2 1.6k W T4 T2 T3 T1 A B Re2 1k W D OC 與 非 門 的 電 路 結(jié) 構(gòu)AB +VCCYR T1 T2 T3 uB1 OC

9、門 實 現(xiàn) 的 線 與 CDABCDABYYY YYYY 2121才為高，即為低，只有兩者同高有一個低、 T3T3 L寫 出 邏 輯 函 數(shù) 表 達 式 ： EDBCABL 線 與 ： 實 現(xiàn) 與 的邏 輯 功 能DBCABL 集 電 極 開 路 門 上 拉 電 阻 Rp 的 計 算 TTL 電 路 TTL 電 路 D C B A T 1 T 2 VCCL R P 在 極 限 情 況 ， 上 拉 電 阻 Rp具 有 限制 電 流 的 作 用 。 以 保 證 IOL不 超 過 額定 值 IOL(max)， 故 必 須 合 理 選 用 Rp的 值 。 另 一 方 面 ， Rp的 大 小 影 響 O

10、C門的 開 關 速 度 ， Rp的 值 愈 大 ， 因 而開 關 速 度 愈 慢 ， 故 在 滿 足 要 求 的 前 提下 ， Rp越 小 越 好 。R p(min) OL(max)OL(max) IL(total)CCV VI I CC IH(min)p(max) IH(total)V VR I Rp(min) OL(max)OL(max) IL(total)CCV VI I CC IH(min)p(max) IH(total)V VR I例 2.4.2 設 TTL與 非 門 74LS01(OC)驅(qū) 動 八 個 74LS04(反 相 器 )， 試 確 定 一 合 適 大 小 的 上 拉 電

11、阻 Rp， 設 VCC 5V。解 ： 從 器 件 手 冊 查 出 得 ： VCC=5V， VOL(max)=0.4V，IOL(max)=8mA， IIL= 400A， VIH (min) =2V，IIH =20A。 IIL(total)=400A 8=3.2mA得 p(min) 5V 0.4V 9588mA 3.2mAR W VCC=5V， IIH (total) =20A 8= 0.16mA。 Rp的 值 可 在 985W至 18.75kW,之 間 選 擇 ,可 選 1kW的 電 阻 器 為 宜 。所 以 W KmAVVRP 75.1816.0 25(max) 三 態(tài) 鉗 位 電 路 R1

12、R2 R4 VCC T4 L T3 R3T1與 非 門A B CS T5 T6 T7 R5 R6 VCC D3.6V1.4V 0.7V當 CS= 1時CS 數(shù) 據(jù) 輸 入 端 輸 出 端 LA B1 0 0 10 1 11 0 11 1 00 三 態(tài) 與 非 門 真 值 表 =AB 2.4.2 三 態(tài) 門 （ Three state Output G ate ,TS） R1 R2 R4 VCC T4 L T3 R3T1與 非 門A B CS T5 T6 T7 R5 R6 VCC D當 CS= 0時0.2V 0.5V 低 電 平0.5V 開 路 CS 數(shù) 據(jù) 輸 入 端 輸 出 端 LA B1

13、0 0 10 1 11 0 11 1 00 高 阻三 態(tài) 與 非 門 真 值 表 AB CS & L 高 電 平 使 能 高 阻 狀 態(tài)與 非 功 能 ZL ABL CS = 0_ CS =1 結(jié) 論 ： 電 路 的 輸 出 有 高 阻 態(tài) 、 高 電 平 和 低 電 平 3種 狀 態(tài) 。 AB CS & L 區(qū) 別 ？CS 數(shù) 據(jù) 輸 入 端 輸 出 端 LA B1 0 0 10 1 11 0 1 1 1 00 高 阻 CS 數(shù) 據(jù) 輸 入 端 輸 出 端 LA B0 0 0 10 1 11 0 11 1 01 高 阻高 電 平有 效 AB CS & L 低 電 平有 效 G1 總 線 A

14、B E 1 EN Y 2 EN 1 A E 1 EN B 2 EN 1 1 EN E1 A1 2 EN E2 A2 n EN En An (a) 多 路 開 關 (b) 雙 向 傳 輸 (c) 單 向 總 線 G1 G2 G1 G2 G2 Gn 作 多 路 開 關 ：E=0時 ， 門 G 1導 通 ，G 2禁 止 ， Y=A；E=1時 ， 門 G 2導 通 ，G 1禁 止 ， Y=B。 信 號 雙 向 傳 輸 ：E=0時 信 號 向 右 傳送 ， B=A； E=1時信 號 向 左 傳 送 ，A=B 。 構(gòu) 成 數(shù) 據(jù) 總 線 ： 讓 各 門 的 控 制端 輪 流 處 于 低 電 平 ， 即 任

15、 何 時 刻只 讓 一 個 TS門 處 于 工 作 狀 態(tài) ， 而其 余 TS門 均 處 于 高 阻 狀 態(tài) ， 這 樣總 線 就 會 輪 流 接 受 各 TS門 的 輸 出 。 2.5 TTL電 路 常 識 74： 標 準 系 列 ， 其 典 型 電 路 與 非 門 的 平 均 傳 輸 時 間 tpd 10ns，平 均 功 耗 P 10mW。 74H ： 高 速 系 列 ， 是 在 74系 列 基 礎 上 改 進 得 到 的 ， 其 典 型 電路 與 非 門 的 平 均 傳 輸 時 間 tpd 6ns， 平 均 功 耗 P 22mW。 74S： 肖 特 基 系 列 ， 是 在 74H 系 列

16、 基 礎 上 改 進 得 到 的 ， 其 典型 電 路 與 非 門 的 平 均 傳 輸 時 間 tpd 3ns， 平 均 功 耗 P 19mW。 74LS： 低 功 耗 肖 特 基 系 列 ， 是 在 74S系 列 基 礎 上 改 進 得 到 的 ，其 典 型 電 路 與 非 門 的 平 均 傳 輸 時 間 t pd 9ns， 平 均 功 耗 P2mW。 74LS系 列 產(chǎn) 品 具 有 最 佳 的 綜 合 性 能 ， 是 TTL集 成 電 路的 主 流 ， 是 應 用 最 廣 的 系 列 。 74AS,74ALS （ Advanced Low-Power Schottky TTL） :性 能

17、進 一 步 提 高 。 2.6 小 結(jié)2.1 三 極 管 非 門 ： 分 析 了 最 簡 單 的 三 極 管 非 門 ， 并 分 析 了 其 優(yōu) 缺 點 。2.2 TTL反 相 器 、 與 非 門 、 或 非 門 2.2.1 TTL反 相 器 ： 電 路 結(jié) 構(gòu) 、 傳 輸 特 性 及 常 用 芯 片 7404 2.2.2 TTL與 非 門 ： 電 路 結(jié) 構(gòu) 及 常 用 芯 片 7400 7420 2.2.3 TTL或 非 門 ： 電 路 結(jié) 構(gòu) 及 常 用 芯 片 7402 2.2.4 TTL邏 輯 門 的 參 數(shù) 及 特 性 ： 傳 輸 特 性 ； 輸 入 輸 出 高 低 電 壓 及噪

18、聲 容 限 ； 輸 入 輸 出 高 低 電 流 及 扇 入 扇 出 數(shù) ； 平 均 延 遲 時 間 ； 功 耗2.3 其 他 類 型 的 TTL邏 輯 門 2.3.1 集 電 極 開 路 門 ： 線 與 的 概 念 ； 外 接 電 阻 的 計 算 2.3.2 三 態(tài) 門 ： 三 態(tài) 門 的 功 能 分 析 ； 三 態(tài) 門 的 用 途2.4 TTL電 路 常 識 大 規(guī) 模 集 成 芯 片 集 成 度 高 ， 所 以 要 求 體 積 小 ， 而TTL系 列 不 可 能 做 得 很 小 ， 但 MOS管 的 結(jié) 構(gòu) 和 制 造工 藝 對 高 密 度 制 作 較 之 TTL相 對 容 易 ， 下 面

19、 我 們 介 紹MOS器 件 。 與 TTL邏 輯 電 路 比 較 ， MOS管 的 優(yōu) 點 是 功 耗 低 ，可 達 0.01mw， 缺 點 是 開 關 速 度 稍 低 。 在 大 規(guī) 模 的集 成 電 路 中 ， 主 要 采 用 的 CMOS電 路 。 3 CMOS邏 輯 門 電 路3.1 場 效 應 管 的 開 關 特 性3.2 CMOS反 相 器 及 其 他 邏 輯 門3.3 CMOS邏 輯 門 的 特 點 3.1 場 效 應 管 的 開 關 特 性1.概 述 場 效 應 管 是 一 種 用 輸 入 電 壓 控 制 輸 出 電 流 的 的 半 導 體 器 件 。 從 參 與 導 電 的

20、 載 流 子 來 劃 分 ， 它 有 電 子 作 為 載 流 子 的 N溝 道 場效 應 管 和 空 穴 作 為 載 流 子 的 P溝 道 場 效 應 管 。 N溝 道 場 效 應 管 P溝 道 場 效 應 管柵 極 源 極漏 極 ui=VIL uo=VDDG DSRD +VDD截 止 狀 態(tài) 等 效 電 路ui=VIH uo=0G DSRD +VDD導 通 狀 態(tài) 等 效 電 路0)(當 導通 OLOT GSIHi Vu thVVu2. N溝 道 場 效 應 管 的 開 關 特 性ui uoG DSRD +VDD DDOHOT GSILi VVu thVVu 截止 )(當MOS管 的 D-S

21、極 可 以 看 成 是 受 ui控 制 的 開 關 。VG S(th)通 常左 右 3. P溝 道 場 效 應 管 的 開 關 特 性ui uoG SDRS +VDD DDOHOT GSGS GSIHi VVu thVU VUVu 截止 )( 0當 VVu thVU VUVu OLOT GSGS DDGSILi 0)(當 導通 ui=VIH uo=VDDG SDRS +VDD截 止 狀 態(tài) 等 效 電 路u i=VIL uo=0G SDRS +VDD導 通 狀 態(tài) 等 效 電 路VG S(th)通 常左 右 3.2 CMOS反 相 器 及 其 他 邏 輯 門3.2.1 CMOS反 相 器 VD

22、D TP T N vO vI 當 vI = 0 V時 VG SN =0 VTN TN管 截 止 ；|VG SP|=VDD VTP TP管 導 通 。VO VDD VDD TP TN vO vI 當 vI = VDD 時 VO 0VG SN =VDD VTN TN管 導 通 ；|VG SP|= 0 107， 導 通 電阻 +3V 3V+3V一 管 導 通 程 度 愈 深 ， 另 一 管 導 通愈 淺 ， 導 通 電 阻 近 似 為 一 常 數(shù) 。 3.3 CMOS邏 輯 門 的 特 點（ 1） CMOS電 路 的 工 作 速 度 比 TTL電 路 的 低 。（ 2） CMOS帶 負 載 的 能

23、力 比 TTL電 路 強 。（ 3） CMOS電 路 的 電 源 電 壓 允 許 范 圍 較 大 ， 約 在 3 18V， 抗 干 擾 能 力 比TTL電 路 強 。（ 4） CMOS電 路 的 功 耗 比 TTL電 路 小 得 多 。 門 電 路 的 功 耗 只 有 幾 個 W， 中規(guī) 模 集 成 電 路 的 功 耗 也 不 會 超 過 100W。（ 5） CMOS集 成 電 路 的 集 成 度 比 TTL電 路 高 。（ 6） CMOS電 路 適 合 于 特 殊 環(huán) 境 下 工 作 。（ 7） CMOS電 路 容 易 受 靜 電 感 應 而 擊 穿 ， 在 使 用 和 存 放 時 應 注

24、意 靜 電 屏 蔽 ，焊 接 時 電 烙 鐵 應 接 地 良 好 ， 尤 其 是 CMOS電 路 多 余 不 用 的 輸 入 端 不 能 懸 空 ， 應 根 據(jù) 需 要 接 地 或 接 高 電 平 。 使 用 集 成 電 路 時 的 注 意 事 項（ 1） 對 于 各 種 集 成 電 路 ， 使 用 時 一 定 要 在 推 薦 的 工 作 條 件 范 圍 內(nèi) ， 否 則 將導 致 性 能 下 降 或 損 壞 器 件 。（ 2） 數(shù) 字 集 成 電 路 中 多 余 的 輸 入 端 在 不 改 變 邏 輯 關 系 的 前 提 下 可 以 并 聯(lián) 起來 使 用 ， 也 可 根 據(jù) 邏 輯 關 系 的

25、 要 求 接 地 或 接 高 電 平 （ 最 好 接 入 限 流 電 阻 ） 。TTL電 路 多 余 的 輸 入 端 懸 空 表 示 輸 入 為 高 電 平 ； 但 CMOS電 路 ， 多 余 的 輸 入端 不 允 許 懸 空 ， 否 則 電 路 將 不 能 正 常 工 作 。（ 3） TTL電 路 和 CMOS電 路 之 間 一 般 不 能 直 接 連 接 ， 而 需 利 用 接 口 電 路 進 行電 平 轉(zhuǎn) 換 或 電 流 變 換 才 可 進 行 連 接 ， 使 前 級 器 件 的 輸 出 電 平 及 電 流 滿 足 后 級器 件 對 輸 入 電 平 及 電 流 的 要 求 ， 并 不 得 對 器 件 造 成 損 害 。 利 用 半 導 體 器 件 的 開 關 特 性 ， 可 以 構(gòu) 成 與 門 、 或 門 、 非 門 、 與 非門 、 或 非 門 、 與 或 非 門 、 異 或 門 等 各 種 邏 輯 門 電 路 ， 也 可 以 構(gòu) 成 在 電 路結(jié) 構(gòu) 和 特 性 兩 方 面 都 別 具 特 色 的 三 態(tài) 門 、 OC門 和 傳 輸 門 。 TTL電 路 的 優(yōu) 點 是 。 CMOS電 路 具 有 ， 但 隨 著 集 成 工 藝的 不 斷 改 進 ， CMOS電 路 的 工 作 速 度 已 有 了 大 幅 度 的 提 高 。總 結(jié)