ISE實現(xiàn)多功能數(shù)字鐘設(shè)計.doc

《ISE實現(xiàn)多功能數(shù)字鐘設(shè)計.doc》由會員分享，可在線閱讀，更多相關(guān)《ISE實現(xiàn)多功能數(shù)字鐘設(shè)計.doc（18頁珍藏版）》請在裝配圖網(wǎng)上搜索。

一、 任務(wù)要求 用FPGA器件和EDA技術(shù)實現(xiàn)多功能數(shù)字鐘的設(shè)計。 基本功能要求：能顯示小時、分鐘、秒鐘（時、分用7段LED顯示器，秒用LED燈）。 小時計數(shù)器為同步24進(jìn)制； 要求手動校時、校分。 擴(kuò)展功能要求：任意時刻鬧鐘； 小時顯示（12/24）切換電路 自動報整點時數(shù)。 二、 建立工程 在ISE 14,9軟件中建立名為clock 的工程文件。芯片系列選擇Spatan3E,具體芯片型號選擇XC3S100E,封裝類型選擇CP132,速度信息選擇-5。 三、 原理設(shè)計 四、 頂層模塊設(shè)計 創(chuàng)建名為top_clock的文件，本設(shè)計中頂層模塊用于調(diào)用各個子模塊，以及將鬧鐘與整點報時模塊綜合在內(nèi)，頂層源碼如下： module top_clock( input Hchange, //24小時，12小時切換信號 input Change, //用來進(jìn)行時分和秒的顯示切換 input CLK_50, //50MHz時鐘 input nCR,EN,Clock_EN, input Adj_Min,Adj_Hour,Adj_Clock, //使能信號，小時分鐘調(diào)時允許信號,鬧鐘使能信號（撥鈕開關(guān)） output [6:0] HEX0, output reg Led_Alarm, output reg [3:0] HEX //共陽極數(shù)碼管對應(yīng)端 ); reg Alarm; wire ENM_L,ENM_H,ENH; wire [7:0] Hour_24,TMinute,TSecond,CHour,CMinute;//中間變量聲明,正常時鐘變量和鬧鐘時鐘變量 wire [7:0] Hour_12,Display_HourT,Display_HourAdjust; reg [3:0] bcd=4b0000; //記載數(shù)碼管所要顯示的數(shù)據(jù) reg [7:0] Display_Hour,Minute; reg LD_6_RADIO; reg [7:0] sum,counter; supply1 Vdd; wire CP_1Hz; //===========分頻============= Divider50MHz U0(.CLK_50M(CLK_50), .nCLR(nCR), .CLK_1HzOut(CP_1Hz));//用以時鐘計數(shù)的CP defparam U0.N = 25, U0.CLK_Freq = 50000000, U0.OUT_Freq = 1; Divider50MHz U1(.CLK_50M(CLK_50), .nCLR(nCR), .CLK_1HzOut(CP_200Hz));//用以動態(tài)掃描的CP,供給數(shù)碼管 defparam U1.N = 18, U1.CLK_Freq = 50000000, U1.OUT_Freq = 200; //===========60進(jìn)制秒計數(shù)器========= Scounter10 S0(TSecond[3:0],nCR,EN,CP_1Hz);//秒：個位 Scounter6 S1(TSecond[7:4],nCR,(TSecond[3:0]==4h9),CP_1Hz);//秒：十位 //===========60進(jìn)制分計數(shù)器========= Mcounter10 M0(TMinute[3:0],nCR,ENM_L,EN,CP_1Hz);//分：個位 Mcounter6 M1(TMinute[7:4],nCR,ENM_H,EN,CP_1Hz);//分：十位 assign ENM_L=Adj_Min?Vdd:(TSecond==8h59);//分鐘按書上CP調(diào)時 assign ENM_H=(Adj_Min&&(TMinute[3:0]==4h9))||(TMinute[3:0]==4h9)&&(TSecond==8h59); //24小時制 counter24 H0(Hour_24[7:4],Hour_24[3:0],nCR,ENH,EN,CP_1Hz); assign ENH = Adj_Hour?Vdd:((TMinute==8h59)&&(TSecond==8h59)); //===========12小時與24小時進(jìn)制切換控制========== assign Display_HourAdjust=((Hour_24==8h20)||(Hour_24==8h21))?(Hour_24-24):(Hour_24-18); assign Hour_12 = (Hour_24<8h13)?Hour_24:Display_HourAdjust; assign Display_HourT = Hchange?Hour_12:Hour_24; //===========鬧鐘============ //----------時鐘秒--------- //counter60 CCS(nCR,CP_1Hz,EN,CSecond[7:4],CSecond[3:0]); //----------時鐘分--------- counter60 CCM(nCR,CP_1Hz,CMin_EN,CMinute[7:4],CMinute[3:0]); //--產(chǎn)生分使能信號-- assign CMin_EN = (!EN && Adj_Clock && Adj_Min); //----------時鐘時--------- Counter24C CCH(nCR,CP_1Hz,CHour_EN,CHour[7:4],CHour[3:0]); //--產(chǎn)生時使能信號-- assign CHour_EN = (!EN && Adj_Clock && Adj_Hour); //--鬧鐘響-- always@(EN or Clock_EN) //鬧鐘開關(guān) begin if(EN && Clock_EN && (CHour == Display_HourT) && (CMinute == TMinute))Alarm <= 1; else Alarm <= 0; end always@(posedge CLK_50 or negedge EN or negedge Alarm) //表示鬧鐘的LED begin if(~EN) Led_Alarm <= 0; else begin if(~Alarm) Led_Alarm <= 0; else Led_Alarm <= ~Led_Alarm; end end //alarm_clock AL0(Hour24,Minute,CP_1Hz,Set_Alarm,Close_clock,nCR,KeySet_Hour_ev,KeySet_Minute_ev,LD_7,Alarm_Hour,Alarm_Minute); //===========數(shù)碼顯示========= always@(Adj_Clock)//確定數(shù)碼管顯示鬧鐘還是正常時鐘 begin if(Adj_Clock) begin Display_Hour <= CHour;Minute <= CMinute;end else begin Display_Hour <= Display_HourT;Minute <= TMinute;end end always@(posedge CP_200Hz) begin if(Change==1) //數(shù)碼管進(jìn)行時分顯示 begin case(HEX) 4b1110: begin HEX<=4b0111; bcd<= Display_Hour [7:4]; end //第一根數(shù)碼管顯示小時十位 4b0111: begin HEX<=4b1011; bcd<= Display_Hour [3:0]; end //第二根顯示小時個位 4b1011: begin HEX<=4b1101; bcd<= Minute [7:4]; end //第三根顯示分鐘十位 4b1101: begin HEX<=4b1110; bcd<= Minute [3:0]; end //第四根顯示分鐘個位 default: begin HEX<=0111; bcd<=Display_Hour [7:4]; end endcase end else //數(shù)碼管進(jìn)行秒顯示,change為低電平時顯示秒 begin case(HEX) 4b1110: begin HEX<=4b1101; bcd<= TSecond [7:4]; end //第三根顯示秒十位 4b1101: begin HEX<=4b1110; bcd<= TSecond [3:0]; end //第四根顯示秒個位 default: begin HEX<=1101; bcd<= TSecond [7:4]; end endcase end end SEG7_LUT L0(HEX0,bcd); //調(diào)用數(shù)碼管子函數(shù) //======整點報時========== assign LD_6 = LD_6_RADIO; always@(CP_1Hz) begin if((Minute[7:0] == 8h00) && (counter[7:0] < (Hour_24[7:4]*10 + Hour_24[3:0]))) begin LD_6_RADIO <= CP_1Hz; end else begin LD_6_RADIO <= 0; end end always@(posedge CP_1Hz) if(Minute[7:0]==8h00) begin counter[7:0]<=counter[7:0]+1b1; end else begin counter[7:0]<=8h00; end endmodule 五、 頂層模塊設(shè)計圖 六、 子模塊設(shè)計 1、 50MHz分頻器 module Divider50MHz(CLK_50M,nCLR,CLK_1HzOut); parameter N = 25; //位寬 parameter CLK_Freq = 50000000; //50MHz時鐘輸入 parameter OUT_Freq = 1; //1Hz時鐘輸出 input nCLR,CLK_50M; //輸入端口說明 output reg CLK_1HzOut; //輸出端口說明 reg [N-1:0] Count_DIV; //內(nèi)部節(jié)點，存放計數(shù)器的輸出值 always@(posedge CLK_50M or negedge nCLR) begin if(!nCLR) begin CLK_1HzOut <= 0; Count_DIV <= 0; end else begin if(Count_DIV <(CLK_Freq/(2*OUT_Freq)-1))//計數(shù)器模 Count_DIV <= Count_DIV + 1b1; //分頻器計數(shù)加1 else begin Count_DIV <= 0; //分頻器輸出清零 CLK_1HzOut <= ~CLK_1HzOut; //輸出信號取反 end end end endmodule 2、 秒模10計數(shù)器 module Scounter10(Q,nCR,EN,CP); input CP,nCR,EN; output Q; reg [3:0] Q; always @(posedge CP or negedge nCR) begin if(~nCR) Q <= 4b0000;//異步清零 else if(~EN) Q <= Q; //暫停計數(shù) else if(Q==4b1001) Q <= 4b0000; else Q <= Q + 1b1; end 3、 秒模6計數(shù)器 module Scounter6(Q,nCR,EN,CP); input CP,nCR,EN; output Q; reg [3:0] Q; always @(posedge CP or negedge nCR) begin if(~nCR) Q <= 4b0000;//異步清零 else if(~EN) Q <= Q; //暫停計數(shù) else if(Q==4b0101) Q <= 4b0000; else Q <= Q + 1b1; end 4、 分模10計數(shù)器 module Mcounter10(Q,nCR,EN1,EN2,CP); input CP,nCR,EN1,EN2; output Q; reg [3:0] Q; always @(posedge CP or negedge nCR) begin if(~nCR) Q <= 4b0000;//異步清零 else if(~EN1||!EN2) Q <= Q; //暫停計數(shù) else if(Q==4b1001) Q <= 4b0000; else Q <= Q + 1b1; end 5、 分模6計數(shù)器 module Mcounter6(Q,nCR,EN1,EN2,CP); input CP,nCR,EN1,EN2; output Q; reg [3:0] Q; always @(posedge CP or negedge nCR) begin if(~nCR) Q <= 4b0000;//異步清零 else if(~EN1||~EN2) Q <= Q; //暫停計數(shù) else if(Q==4b0101) Q <= 4b0000; else Q <= Q + 1b1; end 6、 模24計數(shù)器 module counter24(CntH,CntL,nCR,EN1,EN2,CP); input CP,nCR,EN1,EN2; output reg [3:0] CntH,CntL;//小時的十位和個位輸出 always@(posedge CP or negedge nCR) begin if(~nCR) {CntH,CntL} <= 8h00; //異步清零 else if(~EN1||~EN2) {CntH,CntL} <= {CntH,CntL};//暫停計數(shù) else if((CntH)>2||(CntL>9)||(CntH)==2&&(CntL)>=3) {CntH,CntL} <= 8h00; //對小時計數(shù)器出錯時的處理 else if((CntH)==2&&(CntL)<3) //進(jìn)行20~23計數(shù) begin CntH <=CntH; CntL <= CntL + 1b1; end else if(CntL==9) //小時十位的計數(shù) begin CntH <=CntH + 1b1; CntL <= 4b0000; end else begin CntH <= CntH; CntL <= CntL + 1b1; end end endmodule 7、 模60計數(shù)器 module counter60(nCLR,Clk,EN,CntH,CntL); input nCLR,Clk,EN; output reg [3:0] CntH,CntL; always@(posedge Clk or negedge nCLR) begin if(~nCLR) {CntH,CntL} <= 0; //異步清零 else if(~EN) {CntH,CntL} <= {CntH,CntL}; //暫停信號 else if(((CntH > 5)||(CntL > 9))||((CntH == 5)&&(CntL == 9))) {CntH,CntL} <= 8h00; //異常處理 else if(CntL == 9) begin CntH <= CntH + 1b1;CntL <= 0;end //十位計數(shù) else begin CntH <= CntH;CntL <= CntL + 1b1;end //個位計數(shù) end endmodule 8、 數(shù)碼管顯示 module SEG7_LUT(oSEG,iDIG); input [3:0] iDIG; //二進(jìn)制輸入 output reg [6:0] oSEG; //7段碼輸出 always@(iDIG) begin case(iDIG) 4h0: oSEG = 7b000_0001; 4h1: oSEG = 7b100_1111; 4h2: oSEG = 7b001_0010; 4h3: oSEG = 7b000_0110; 4h4: oSEG = 7b100_1100; 4h5: oSEG = 7b010_0100; 4h6: oSEG = 7b010_0000; 4h7: oSEG = 7b000_1111; 4h8: oSEG = 7b000_0000; 4h9: oSEG = 7b000_0100; default: oSEG=7b1111111; endcase end endmodule 七、 各模塊仿真 1、 模10計數(shù)器 測試代碼： // Inputs reg nCR; reg EN; reg CP; // Outputs wire [3:0] Q; // Instantiate the Unit Under Test (UUT) counter10 uut ( .Q(Q), .nCR(nCR), .EN(EN), .CP(CP) ); parameter PERIOD =40;//時鐘信號周期設(shè)置為40ns always begin CP=1b0; #(PERIOD/2) CP=1b1; #(PERIOD/2); end initial begin // Initialize Inputs nCR = 0; EN = 1; CP = 1; // Wait 100 ns for global reset to finish #100; nCR=1; // Add stimulus here end endmodule 2、 模6計數(shù)器 測試代碼： // Inputs reg nCR; reg EN; reg CP; // Outputs wire [3:0] Q; // Instantiate the Unit Under Test (UUT) counter6 uut ( .Q(Q), .nCR(nCR), .EN(EN), .CP(CP) ); parameter PERIOD =40;//時鐘信號周期設(shè)置為40ns always begin CP=1b0; #(PERIOD/2) CP=1b1; #(PERIOD/2); end initial begin // Initialize Inputs nCR = 0; EN = 1; CP = 1; // Wait 100 ns for global reset to finish #100; nCR =1; // Add stimulus here end endmodule 3、 模24計數(shù)器 測試代碼： // Inputs reg nCR; reg EN; reg CP; // Outputs wire [3:0] CntH; wire [3:0] CntL; // Instantiate the Unit Under Test (UUT) counter24 uut ( .CntH(CntH), .CntL(CntL), .nCR(nCR), .EN(EN), .CP(CP) ); parameter PERIOD =40;//時鐘信號周期設(shè)置為40ns always begin CP=1b0; #(PERIOD/2) CP=1b1; #(PERIOD/2); end initial begin // Initialize Inputs nCR = 0; EN = 1; CP = 1; // Wait 100 ns for global reset to finish #100; nCR=1; // Add stimulus here end endmodule 4、 模60計數(shù)器 測試代碼： // Inputs reg nCLR; reg Clk; reg EN; // Outputs wire [3:0] CntH; wire [3:0] CntL; // Instantiate the Unit Under Test (UUT) counter60 uut ( .nCLR(nCLR), .Clk(Clk), .EN(EN), .CntH(CntH), .CntL(CntL) ); parameter PERIOD =40;//時鐘信號周期設(shè)置為40ns always begin Clk=1b0; #(PERIOD/2) Clk=1b1; #(PERIOD/2); end initial begin // Initialize Inputs nCLR = 0; Clk = 1; EN = 1; // Wait 100 ns for global reset to finish #100; nCLR=1; // Add stimulus here end endmodule 八、 引腳分配 NET "CLK_50" TNM_NET = CLK_50; TIMESPEC TS_CLK_50 = PERIOD "CLK_50" 20 ns HIGH 50%; NET "CLK_50" LOC = B8; NET "nCR" LOC = P11; NET "EN" LOC = L3; NET "Adj_Min" LOC = K3; NET "Adj_Hour" LOC = B4; NET "Change" LOC = G3; NET "Led_Alarm" LOC = N4; NET "Adj_Clock" LOC = E2; NET "Clock_EN" LOC = N3; NET "HEX0[6]" LOC = L14; NET "HEX0[5]" LOC = H12; NET "HEX0[4]" LOC = N14; NET "HEX0[3]" LOC = N11; NET "HEX0[2]" LOC = P12; NET "HEX0[1]" LOC = L13; NET "HEX0[0]" LOC = M12; NET "HEX[0]" LOC = F12; NET "HEX[1]" LOC = J12; NET "HEX[2]" LOC = M13; NET "HEX[3]" LOC = K14; NET "Hchange" LOC = F3; NET "CLK_50" SLEW = FAST; NET "LD_6" LOC = G1; 九、 設(shè)計實現(xiàn) 1. 運行Implement Design選項，進(jìn)行轉(zhuǎn)換、映射、布局布線操作。 2. 選擇Manage Configuration Project選項 l 選擇Boundary Scan，在窗口空白處點擊鼠標(biāo)右鍵，選中Initialize Chain選項. l 將clock.bit文件導(dǎo)入至xc3s5001中 l 右擊xc3s5001,選擇program選項，將程序燒錄至FPGA實驗板中 3. 觀察運行情況 1) 測試基本功能： 打開使能開關(guān)L3，數(shù)碼管可以正常顯示分和時，撥動時分和秒的切換顯示開關(guān)G3，數(shù)碼管可以切換顯示秒。撥動K3和B4，可以實現(xiàn)校時功能。撥動清零開關(guān)P11，可以實現(xiàn)清零功能。當(dāng)時間到23:59時，能運行至00:00。 2) 測試擴(kuò)展功能： 撥動F3，可實現(xiàn)24小時與12小時的切換。當(dāng)時間為整點時，LED燈G1會根據(jù)當(dāng)前整點時數(shù)閃爍對應(yīng)次數(shù)，撥動N3，鬧鐘使能。撥動E2，進(jìn)入鬧鐘設(shè)置狀態(tài)，此時設(shè)置鬧鐘時間。當(dāng)正常時間跳到鬧鐘設(shè)置時刻時，鬧鐘對應(yīng)LED燈N4會常亮，表示鬧鐘響。當(dāng)正常時間已經(jīng)越過鬧鐘設(shè)置時間時，N4會熄滅。鬧鐘響時關(guān)閉鬧鐘使能端N3時，N4也會熄滅。 十、 實驗總結(jié) 本次實驗是一個中等規(guī)模的設(shè)計實驗，相比步進(jìn)電機(jī)實驗，難度明顯上升，這就對我們的分析和設(shè)計能力有了更高的要求。要實現(xiàn)這個多功能的數(shù)字鐘，關(guān)鍵要做到思路清晰，先構(gòu)思好頂層架構(gòu)，再一一考慮需要調(diào)用的模塊，最后依次編寫各個模塊。在調(diào)試的時候，先要做到各子模塊調(diào)試無誤，再通過整機(jī)聯(lián)調(diào)觀察出現(xiàn)的不正常結(jié)果，列出可能的錯誤，再去對應(yīng)的位置進(jìn)行改正。 本次實驗中，不可避免地出現(xiàn)了若干錯誤之處，例如在實現(xiàn)24進(jìn)制和12進(jìn)制轉(zhuǎn)換時，沒有發(fā)現(xiàn)代碼中的計算方式是以8421BCD碼來進(jìn)行計算的，于是在最后的12進(jìn)制顯示中出現(xiàn)了很多不正常狀態(tài)，花費了一些時間才找到解決辦法。這也提醒我在之后的學(xué)習(xí)過程中要保持細(xì)心的態(tài)度，不斷學(xué)習(xí)糾正錯誤的方法，提高效率。