x86微處理器引腳功能與總線時(shí)序.ppt

《x86微處理器引腳功能與總線時(shí)序.ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《x86微處理器引腳功能與總線時(shí)序.ppt（38頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1,8088CPU是雙列直插式芯片， 共有40條引腳; 引腳33決定工作模式: 接地，最大模式 接+5V, 最小模式 在兩種模式下引腳24~31 有不同的名稱和意義,一、8086/8088的引腳功能,2,系統(tǒng)規(guī)模小: 只含有一個(gè)8088CPU 不含數(shù)字運(yùn)算協(xié)處理器、 輸入/輸出協(xié)處理器 系統(tǒng)的控制總線直接由8088CPU的控制線供給。系統(tǒng)中的總線控制邏輯電路被減少到最小。,3,4,8286 （8位雙向三態(tài)總線驅(qū)動(dòng)器）,5,8286數(shù)據(jù)收發(fā)器和8088連接,6,8282 （8下降沿鎖存/三態(tài)器 ）,7,8282-8088連接圖,8,系統(tǒng)規(guī)模較大: 除8088CPU外，還可以有其它協(xié)處理器 如 數(shù)字運(yùn)算協(xié)處理器8087 輸入/輸出協(xié)處理器8089 系統(tǒng)的控制總線由總線控制器8288來(lái)提供 8288增強(qiáng)了8088CPU總線的驅(qū)動(dòng)能力 將8088的狀態(tài)信號(hào)(S2~S0)進(jìn)行譯碼， 提供8088對(duì)存儲(chǔ)器、I/O接口進(jìn)行控制所需的信號(hào),9,10,二、 8088/8086系統(tǒng)總線 時(shí)序,11,? CPU的主頻或內(nèi)頻：CPU的內(nèi)部工作頻率。 主頻是表示CPU工作速度的重要指標(biāo)， 在 CPU其它性能指標(biāo)相同時(shí), 主頻越高, CPU 的速度越快。 ? CPU的外頻或系統(tǒng)頻率：指CPU的外部總線頻率。 ? 倍頻系數(shù)：指CPU主頻和外頻的相對(duì)比例系數(shù)。 8088/8086/80286/80386的主頻和外頻值相同; 從80486DX2開(kāi)始，CPU的主頻和外頻不再相同， 將外頻按一定的比例倍頻后得到CPU的主頻，即： CPU主頻 = 外頻 倍頻系數(shù) ? PC機(jī)各子系統(tǒng)時(shí)鐘(存儲(chǔ)系統(tǒng)，顯示系統(tǒng)，總線等)是由系統(tǒng)頻率按照一定的比例分頻得到。,12,內(nèi)頻,,外頻,,倍頻系數(shù)5.5,,,13,14,CPU通過(guò)總線完成與存儲(chǔ)器、I/O端口之間的操作， 這些操作統(tǒng)稱為總線操作。,（三）總線周期,15,?執(zhí)行一個(gè)總線操作所需要的時(shí)間稱為總線周期。,16,? 一個(gè)基本的總線周期通常包含 4 個(gè)T狀態(tài)， 按時(shí)間的先后順序分別稱為T1、T2、T3、T4,17,?執(zhí)行一條指令所需要的時(shí)間稱為指令周期。 執(zhí)行一條指令的時(shí)間: 是取指令、執(zhí)行指令、取操作數(shù)、存放結(jié)果所需時(shí)間的總和。 用所需的時(shí)鐘周期數(shù)表示。,（四）指令周期,例 MOV BX, AX 2個(gè)T周期 MUL BL 70~77個(gè)T周期,18,?不同指令的執(zhí)行時(shí)間（即指令周期）是不同的; 同一類型的指令，由于操作數(shù)不同，指令周期也不同,例 MOV BX, AX 2個(gè)T周期 MUL BL 70~77個(gè)T周期 MOV [ BX ], AX 14個(gè)T周期,19,例2 執(zhí)行ADD [ BX ], AX 包含: （1） 取指令 存儲(chǔ)器讀周期 （2） 取 ( DS:BX )內(nèi)存單元操作數(shù) 存儲(chǔ)器讀周期 （3） 存放結(jié)果到 ( DS:BX )內(nèi)存單元 存儲(chǔ)器寫(xiě)周期,例1 執(zhí)行 MOV BX, AX 包含: 取指令 存儲(chǔ)器讀周期,? 執(zhí)行指令的過(guò)程中， 需從存儲(chǔ)器或I/O端口讀取或存放數(shù)據(jù)， 故一個(gè)指令周期通常包含若干個(gè)總線周期.,20,? 8088CPU取指令、執(zhí)行指令分別由BIU、EU完成， 取指和執(zhí)行指令可以是并行的， 故8088CPU的指令周期 可以不考慮取指時(shí)間。,21,為實(shí)現(xiàn)某個(gè)操作，芯片上的引腳信號(hào)在時(shí)鐘信號(hào)的統(tǒng)一控制下，按一定的時(shí)間順序發(fā)出有效信號(hào)，這個(gè)時(shí)間順序就是時(shí)序。如存儲(chǔ)器寫(xiě)操作時(shí)序， I/O端口讀操作時(shí)序。,（五）時(shí)序,22,描述某一操作過(guò)程中， 芯片/總線上有關(guān)引腳信號(hào)隨時(shí)間發(fā)生變化的關(guān)系圖，即時(shí)序圖。,（六）、時(shí)序圖,23,1、I/O端口、存儲(chǔ)器讀周期時(shí)序 指8088CPU從I/O端口或存儲(chǔ)器讀取數(shù)據(jù)時(shí)， 各有關(guān)引腳信號(hào)隨時(shí)間變化的情況。,24,I/O端口、存儲(chǔ)器讀周期時(shí)序,25,例 假設(shè) ( DS )=3000H, (BX)=500CH, (3500CH)=9AH 執(zhí)行 MOV AL, [ BX ],26,( DS )=3000H, (BX)=500CH, (3500CH)=9AH 執(zhí)行 MOV AL, [ BX ],27,5.A19~A16上出現(xiàn)狀態(tài)信號(hào) 0 IF 1 1 （P153） S6 S5 S4 S3 使用DS S6=0（8088與總線連） 6. AD7~AD0變高阻態(tài) 7. RD變低 發(fā)給內(nèi)存, CPU將進(jìn)行讀操作 8. DEN 變低 允許數(shù)據(jù)收發(fā)器進(jìn)行數(shù)據(jù)傳送,T2狀態(tài),( DS )=3000H, (BX)=500CH, (3500CH)=9AH 執(zhí)行 MOV AL, [ BX ],28,( DS )=3000H, (BX)=500CH, (3500CH)=9AH 執(zhí)行 MOV AL, [ BX ],29,( DS )=3000H, (BX)=500CH, (3500CH)=9AH 執(zhí)行 MOV AL, [ BX ],30,說(shuō)明:在T3上升沿檢測(cè)READY為低電平，則下一個(gè)T狀態(tài)為Tw，其上升沿檢測(cè)READY為高電平，則下一個(gè)為T4。,TW狀態(tài)：等待狀態(tài),總線上信息與T3狀態(tài)信息相同。此狀態(tài)為配合CPU和外設(shè)數(shù)據(jù)傳輸,外設(shè)通過(guò)READY線發(fā)“數(shù)據(jù)未準(zhǔn)備好”,CPU則在T3狀態(tài)后插入TW狀態(tài)；外設(shè)通過(guò)READY線發(fā)“準(zhǔn)備好”，CPU則脫離TW狀態(tài)，進(jìn)入T4狀態(tài)。,2、具有等待狀態(tài)的總線讀周期,31,3、 I/O端口、存儲(chǔ)器寫(xiě)周期時(shí)序 指8088CPU向I/O端口或存儲(chǔ)器進(jìn)行寫(xiě)數(shù)據(jù)時(shí)， 各有關(guān)引腳信號(hào)隨時(shí)間變化的情況。,32,I/O端口、存儲(chǔ)器寫(xiě)周期時(shí)序,33,例 假設(shè) ( DS )=6000H, (DI)=300AH, (BL)=7CH 執(zhí)行 MOV [ DI ], BL,34,( DS )=6000H, (DI)=300AH, (BL)=7CH 執(zhí)行 MOV [ DI ], BL,1.IO/M變低， CPU將對(duì)內(nèi)存進(jìn)行操作 2.A19~A0上出現(xiàn)地址信號(hào) 0110 0011 0000 0000 1010 A19 A15 A11 A7 A3 A0 3. ALE上出現(xiàn)正脈沖信號(hào) 4.DT/R變高，數(shù)據(jù)收發(fā)器發(fā)送,T1狀態(tài),35,,( DS )=6000H, (DI)=300AH, (BL)=7CH 執(zhí)行 MOV [ DI ], BL,36,( DS )=6000H, (DI)=300AH, (BL)=7CH 執(zhí)行 MOV [ DI ], BL,T3狀態(tài),9. 繼續(xù)提供狀態(tài)信號(hào)S6~S3 數(shù)據(jù)信號(hào)D7~D0,10. 維持有關(guān)控制信號(hào)不變,37,( DS )=6000H, (DI)=300AH, (BL)=7CH 執(zhí)行 MOV [ DI ], BL,進(jìn)入AL,作 業(yè),