DZ248電阻爐溫度的控制

DZ248電阻爐溫度的控制,dz248,電阻爐,溫度,控制,節(jié)制 數(shù)字信號處理器過去的五年，數(shù)字信號處理（DSP）產(chǎn)品的數(shù)量和種類都發(fā)生了很大變化。在消費(fèi)者群體、通訊、醫(yī)療以及工業(yè)產(chǎn)品中，DSP 已經(jīng)成為重要的組成部分。從傳統(tǒng)微處理器的使用到可編程門序列（FPGAS） ，再到制成集成電路（ICs ） ，那些工業(yè)產(chǎn)品使用各種各樣的硬件工具來實(shí)現(xiàn) DSP。可編程“DSP 處理器”是一類為 DSP 制作的微處理器，由于以下幾個原因受到消費(fèi)者的歡迎。DSP 處理器可以重新編程寫入，允許產(chǎn)品的升級和定型。同時，DSP 處理器比制作 ICs硬件成本效率好（及風(fēng)險?。?，尤其對低容量的應(yīng)用，制作 ICs 的研發(fā)費(fèi)用可能很昂貴。與其他類型微處理器相比，DSP 處理器常常就速度、價格以及能量效益方面有優(yōu)勢。在這篇文章中，我們描述了 DSP 處理器從早期的結(jié)構(gòu)到當(dāng)前最先進(jìn)設(shè)備的發(fā)展過程。我們關(guān)注這些結(jié)構(gòu)，并比較它們的優(yōu)缺點(diǎn)。最后，我們討論這類快速發(fā)展的，已經(jīng)被改善來滿足 DSP 應(yīng)用需求的通用處理器。DSP 算法塑造了 DSP 的結(jié)構(gòu)從一開始，DSP 處理器的結(jié)構(gòu)就已經(jīng)被 DSP 算法決定了。對于在 DSP 處理器中發(fā)現(xiàn)的每一個特征，都能和 DSP 算法聯(lián)系上，它的計算被這個特征以某種形式簡化了。因此，或許理解 DSP 結(jié)構(gòu)發(fā)展的最好方法是：查看典型 DSP算法以及識別它們?nèi)绾问褂嬎愕男枨笥绊懥?DSP 處理器的結(jié)構(gòu)。作為一個個案研究，我們應(yīng)當(dāng)考慮最普遍的信號處理任務(wù)之一，有限脈沖響應(yīng)（FIR）濾波器?？焖俪朔ㄆ鱂IR 濾波器的算術(shù)表達(dá)式為∑X×b,此處 X 是輸入數(shù)據(jù)矢量，b 是濾波器系數(shù)矢量。對于濾波器的每次敲擊，數(shù)據(jù)采樣被一個濾波器系數(shù)相乘，然后結(jié)果加到一個所有敲擊的連續(xù)和上（作為 DSP 概念和濾波器理論的介紹，看[2]） 。因此，F(xiàn)IR 濾波器算法的主要組成是一個點(diǎn)積：乘法與加法，乘法與加法。這些操作和 FIR 濾波器算法相比沒什么特別；事實(shí)上，乘法（常常由乘積的累加和組成）是信號處理中最普遍的操作之一。多次乘法，無限脈沖響應(yīng)（IIR）濾波以及傅立葉變換都與乘法累加器操作有很大關(guān)系。起初，微處理器通過一系列移位，加法操作來執(zhí)行乘法，每次都要花費(fèi)一個或者更多時鐘周期。然而，1982 年，德州儀器公司（TI）成功地推出了最早的商業(yè)“DSP 處理器”——TMS32010。它包含專門的硬件，能在一個單時鐘周期內(nèi)完成乘法運(yùn)算。正如許多人想到的，在許多 DSP 算法中，快速的乘法硬件決定了快速的性能。針對這個原因，所有當(dāng)代 DSP 處理器至少包含一個專用的單周期乘法器或者組成乘法累加器（MAC ）單元[1] 。乘法執(zhí)行單元與其他類型的計算任務(wù)比，DSP 的運(yùn)用有很高的計算需求。因?yàn)樗鼈兺ǔ１仨殘?zhí)行 DSP 算法， （例如 FIR 濾波） ，實(shí)時對以 10——100KHZ 或更高頻率的采樣信號段進(jìn)行處理。所以，DSP 處理器常常包含幾個獨(dú)立的，有能力平行操作的執(zhí)行單元，如額外的 MAC 單元。DSP 處理器還含有一個算術(shù)邏輯單元（ALU ）和一個移位器。有效的存儲器存取在每個時鐘周期，執(zhí)行一次 MAC 操作需要不止一個單周期 MAC 單元，還需要在單周期內(nèi)從存儲器中取 MAC 指令，數(shù)據(jù)和一個濾波器系數(shù)。因此，良好的 DSP 性能需要高的存儲帶寬，比二十世紀(jì)八十年代早期的通用微處理器的還高。那時典型的微處理器由一條單總線連接存儲器，并且每個時鐘周期只能通過一種，或是數(shù)據(jù)或是指令。為了滿足存儲器帶寬增加的需求，早期 DSP 微處理器研發(fā)不同的存儲器結(jié)構(gòu)，這些存儲器結(jié)構(gòu)可以支持每個周期多個存儲器存取。最普遍的方法（現(xiàn)在仍然廣泛使用）是使用兩個或更多獨(dú)立的存儲器空間，每個存儲器空間被各自的總線連接著，在每個時鐘周期中能被讀、寫。通常，指令存儲在一個存儲單元中，然而數(shù)據(jù)（或者數(shù)據(jù)和指令的組合）儲存在另一個存儲單元中。在這樣的安排下，處理器可以在每個周期并行取指令取數(shù)據(jù)。圖（1）顯示了早期通用處理器和 DSP 處理器在存儲器結(jié)構(gòu)上的差別。因?yàn)樵S多 DSP 算法（如 FIR 濾波器） ，每條指令要花費(fèi)兩個數(shù)據(jù)訪問周期（如一個數(shù)據(jù)和一個系數(shù)） 。通常使用的更完美形式是在被用來作指令緩存區(qū)的處理器核附近有一個小的 RAM 空間。當(dāng)一組指令被反復(fù)執(zhí)行時（也就是循環(huán)執(zhí)行） ，緩存區(qū)內(nèi)載滿這些指令，釋放指令總線去取數(shù)據(jù)而不是指令，因此，能夠使處理器在一個單周期內(nèi)執(zhí)行一次 MAC。高存儲器帶寬的要求常常由計算存儲器地址的專用硬件支持。這些地址產(chǎn)生單元和 DSP 處理器的主要執(zhí)行單元并行操作，使它能夠在存儲器的一個新地址單元存取數(shù)據(jù)（如取一個系數(shù)矢量）而不用暫停計算新地址。DSP 算法中的存儲器存取易于展示可預(yù)測的模式。例如，對于 FIR 濾波器的每次采樣，從開始到結(jié)束，濾波器系數(shù)按順序被存取，然后當(dāng)處理下一個輸入樣品時，從系數(shù)矢量的起點(diǎn)開始存取。與其他類型計算任務(wù)相比，如數(shù)據(jù)單元處理，此時存儲器存取是不易預(yù)測的，在 DSP 算法中廣泛采用這種可預(yù)測性。DSP 處理器地址產(chǎn)生單元通過支持專門的地址模式，使處理器有效地存取數(shù)據(jù)。最普遍的模式是帶有偏移量的寄存器間接尋址，應(yīng)用它，使存儲器中按順序存儲的一系列數(shù)據(jù)進(jìn)行反復(fù)運(yùn)算的算法自動增加地址指針。如果沒有這一特征，編程人員將要詳細(xì)地用指令來完成地址指針的增加。許多 DSP 處理器也支持“循環(huán)尋址” 。它允許處理器按順序取數(shù)據(jù)塊，然后自動回到初始地址。確切地說，這種模式過去常常存取 FIR 濾波器系數(shù)。循環(huán)尋址對增加起點(diǎn)和終止點(diǎn)指針的緩沖器很有用，廣泛應(yīng)用在 I/O 口和 FIR 濾波器的延遲線上?？偩€總線總線程序/數(shù)據(jù)存儲器通用處理器核數(shù)據(jù)存儲器DSP處理器核程序存儲器圖（ 1）早期通用處理器與早期 DSP 處理器存儲器結(jié)構(gòu)上的不同數(shù)據(jù)形式大多數(shù) DSP 處理器使用定點(diǎn)數(shù)據(jù)類型，取代了廣泛應(yīng)用于科學(xué)實(shí)踐中的浮點(diǎn)形式。在定點(diǎn)數(shù)據(jù)形式中，二進(jìn)制定點(diǎn)數(shù)（與以 10 為基數(shù)的十進(jìn)制定點(diǎn)數(shù)類似）在數(shù)據(jù)字頁中有確定的位置來存放。和浮點(diǎn)數(shù)形式相比，浮點(diǎn)數(shù)用指數(shù)和假數(shù)來表示，二進(jìn)制浮點(diǎn)數(shù)取決于指數(shù)的值。浮點(diǎn)數(shù)形式允許表示更大范圍的數(shù)值，而實(shí)際上是解決了大多數(shù)情況數(shù)字溢出的危險。DSP 應(yīng)用的重中之重是數(shù)據(jù)的精確度（避免溢出） 。假如用浮點(diǎn)數(shù)，數(shù)據(jù)的精確度相當(dāng)容易保持。可能很奇怪：大多數(shù) DSP 處理器卻使用定點(diǎn)形式。然而，在許多應(yīng)用場合，DSP 處理器面臨著另外一些限制：它們必須價格低廉，且提供良好的能量效益。定點(diǎn)處理器和浮點(diǎn)處理器在相同速度的情況下，前者比后者價格低，低功耗。因?yàn)楦↑c(diǎn)形式需要更復(fù)雜的硬件來實(shí)現(xiàn)。由于這些原因，所以很少生產(chǎn)浮點(diǎn) DSP 處理器。價格的靈敏性和能量的消耗也影響 DSP 處理器使用的數(shù)據(jù)字頁寬度。DSP處理器易于使用最少的數(shù)據(jù)字頁，這些字頁會在它們的目標(biāo)操作中提供足夠的精確度。大多數(shù)定點(diǎn) DSP 處理器用 16 位數(shù)據(jù)字頁，因?yàn)檫@個數(shù)據(jù)字頁寬度足夠許多 DSP 產(chǎn)品。一些定點(diǎn) DSP 處理器用 20，24 或者甚至 32 位，使在應(yīng)用中得到更好的精確度，這種精確度用 16 位數(shù)據(jù)很難較好實(shí)現(xiàn)，例如高精度聲音處理。當(dāng)使用定點(diǎn)數(shù)據(jù)時，為確保足夠的信號質(zhì)量，DSP 處理器特別包含了專業(yè)的硬件，經(jīng)過一系列計算有助于編程人員保持?jǐn)?shù)據(jù)的精確度。例如，絕大多數(shù)DSP 處理器包含一個或更多的“累加器”寄存器，以保存幾個乘積相加的結(jié)果。累加器寄存器明顯比其他寄存器大，且常常提供額外的位，被稱作“警戒位” ，以擴(kuò)大所能表示數(shù)據(jù)的范圍，從而避免數(shù)據(jù)的溢出。另外，DSP 處理器通常支持飽和算術(shù)，循環(huán)以及移位，所有這些對保持?jǐn)?shù)據(jù)精確度很有用。零上循環(huán)DSP 算法特別要花費(fèi)大半處理時間在相對小的反復(fù)執(zhí)行的軟件部分。也就是說，循環(huán)。所以，絕大多數(shù) DSP 處理器提供專門的硬件來支持有效循環(huán)。通常，一條專門的循環(huán)指令或一條重復(fù)指令被提供，它允許編程人員執(zhí)行一個走下一步的循環(huán)，而不是花費(fèi)一些時鐘周期來更新與測試循環(huán)計數(shù)器或者分枝是否回到循環(huán)頂部。這個特征通常被稱為“零上循環(huán)” 。流線型的 I/O 口最后，為了產(chǎn)生低成本，高性能的輸入輸出端口，絕大多數(shù) DSP 處理器包含一個或更多個專門的串行并行 I/O 接口和流線型 I/O 口來處理程序，以允許數(shù)據(jù)在處理器計算單元少之又少的干擾下轉(zhuǎn)移前行。例如：低級中斷和直接存儲器存?。―MA） 。專門指令集合DSP 處理器指令集合傳統(tǒng)上有兩個設(shè)計目的：1）為了最大限度使用處理器的下方硬件，因而提高了效率；2）為了最小程度減小存放 DSP 程序所需要的存儲器空間數(shù)量。因?yàn)?DSP 產(chǎn)品通常價格靈敏，存儲器價格大量分配到總片或系統(tǒng)價格上。為了完成第一個目的，傳統(tǒng)的 DSP 處理器指令集合一般允許編程人員在一個單指令中，明確規(guī)定幾個并行操作。隨著主要算術(shù)的操作，傳統(tǒng)DSP 處理器特別包含了一個或兩個從存儲器并行取數(shù)據(jù)指令（隨著地址指針更新） 。由于第二個目的，限制了哪些操作下使用哪些寄存器，哪些操作可以合成一條指令，所以指令才會保持簡短（因而占用較少的程序存儲器） 。為了進(jìn)一步減少編碼指令所需要位的數(shù)目，DSP 處理器通常比其他類型處理器少幾個寄存器，同時可以使用狀態(tài)位來控制處理器操作的一些特征（例如，循環(huán)飽和運(yùn)算） ，而不是給信息編碼作為指令的一部分。這些特征總的結(jié)果是傳統(tǒng) DSP 處理器往往有高專業(yè)化，復(fù)雜化，不規(guī)律的指令集合，這是一個重要缺點(diǎn)。因?yàn)樗箘?chuàng)造成效的匯編語言軟件任務(wù)復(fù)雜化，無論使用者是編程人員還是編譯者。為什么這是重要的呢？為 PC 處理器寫軟件的編程人員，如 pentiums 或者 powerpcs，特別沒必要擔(dān)心那些關(guān)于處理器指令集合使用的輕松程度。因?yàn)樗麄円话阌酶呒壵Z言開發(fā)程序，如 C 語言或 C++。生活對 DSP 處理器編程人員來說就不是那么簡單的，因?yàn)楦呷萘康?DSP 產(chǎn)品，不像其他類型產(chǎn)品一樣可以用匯編語言寫出來（或者是至少帶幾分的樂觀） 。為什么 DSP 通常不是用高級語言編程的？這有兩個主要原因。第一，廣泛應(yīng)用的高級語言，如 C 語言，不適合表達(dá)特別的 DSP 算法；第二，傳統(tǒng) DSP結(jié)構(gòu)帶有多樣的存儲空間，多樣的總線，不規(guī)則的指令集合，高專業(yè)化的硬件，對編譯者來說，有效地使用很難。編譯者能操縱 C 源代碼，為 DSP 生成匯編代碼，而不是得到有效的代碼。編程人員通常必須用匯編語言處理程序的重要部分。DSP 產(chǎn)品特別地含有了很高的計算要求，而這些要求又和絕對的價格限制連在一起，使程序變得很重要。由于這些原因，編程者通?？紤] DSP 處理器指令集合的認(rèn)同性（或缺少認(rèn)同性）作為它總體合意的一個關(guān)鍵方面。