微機原理第二章8086微處理器.ppt

《微機原理第二章8086微處理器.ppt》由會員分享，可在線閱讀，更多相關(guān)《微機原理第二章8086微處理器.ppt（50頁珍藏版）》請在裝配圖網(wǎng)上搜索。

第二章8086微處理器,1微處理器概述2Intel8086的編程結(jié)構(gòu)38086的系統(tǒng)配置48086的操作和時序5Intel高檔微處理器,1微處理器概述,一、微處理器的主要功能二、微處理器的一般編程結(jié)構(gòu)三、微處理器的主要性能指標(biāo),微型計算機系統(tǒng),,,主機,外設(shè),,三總線,微處理器的主要功能,微處理器通常稱為CPUCPU=運算器+控制器+寄存器微處理器的基本功能：算術(shù)和邏輯運算保存少量數(shù)據(jù)與存儲器和外設(shè)交換數(shù)據(jù)對指令進行譯碼并執(zhí)行指令提供整個系統(tǒng)所需要的定時與控制信號響應(yīng)其它部件發(fā)來的中斷請求,,,處理器,,微處理器一般編程結(jié)構(gòu),微處理器的主要性能指標(biāo),28086微處理器,16位處理器,16根數(shù)據(jù)線和20根地址線,可對位、字節(jié)、字、字節(jié)串、字串、BCD碼等數(shù)據(jù)類型進行處理,供電電源+5V,單相時鐘，時鐘頻率5MHz,8086微處理器概況：,一、8086的編程結(jié)構(gòu)二、8086的存儲器組成三、8086的周期四、8086的引腳功能五、8086CPU的特點,,8086CPU的編程結(jié)構(gòu),,,,外部總線（三總線）,,,EU,BIU,,,內(nèi)存,,,,,,,,,,,,,,,組成,功能,工作,（一）8086CPU的組成與功能,,1.8086CPU的組成,CPU,EU,BIU,,16位通用寄存器組（AX、BX、CX、DX、SP、BP、SI、DI）算術(shù)邏輯單元——ALUEU控制器標(biāo)志寄存器——FR,,段寄存器組（CS、DS、SS、ES）指令指針——IP地址加法器指令隊列總線接口控制邏輯,2.功能,EU：,翻譯和執(zhí)行指令；存放少量數(shù)據(jù)。,BIU：,從存儲器中預(yù)取6字節(jié)指令并排隊；在地址加法器中形成20位的地址信號；產(chǎn)生總線信號。,,,3.工作過程,當(dāng)程序為順序程序時，EU和BIU可以不同步地并行工作。,遇到控制轉(zhuǎn)移指令，指令隊列自動清空，BIU重新將另一段指定程序的指令按順序取到指令隊列中。,,8086CPU的編程結(jié)構(gòu),,,,外部總線（三總線）,,,EU,BIU,,,內(nèi)存,,,,,,,,,,,,,,,（二）CPU寄存器通用數(shù)據(jù)寄存器：存放一般數(shù)據(jù)（可將高8位與低8位分開獨立使用）寄存器名隱含用法（在某些指令中）AX（AH，AL）累加器BX（BH，BL）基址寄存器CX（CH，CL）計數(shù)器DX（DH，DL）數(shù)據(jù)寄存器2堆棧指針寄存器SP：存放堆棧棧頂?shù)钠频刂范褩；芳拇嫫鰾P：存放堆棧的偏移地址,堆棧：存儲器一個連續(xù)區(qū)域。這個區(qū)域數(shù)據(jù)的存取原則為：先進后出（FILO），即從棧底開始存放，從棧頂取信息。一般存放暫時不用的信息。,棧底,SP始終指向棧頂,棧底：堆棧的最低部,棧頂：最后放進的信息所在地址,SP=FFFEH,棧頂,棧頂,棧頂,源變址寄存器SI：存放源數(shù)據(jù)串偏移地址目的變址寄存器DI：存放目的數(shù)據(jù)串偏移地址,SI+1,DI+1,每傳一個數(shù)，SI、DI的內(nèi)容分別加1,SI+1,DI+1,標(biāo)志寄存器FR：,狀態(tài)標(biāo)志（由運算結(jié)果來影響）,進位標(biāo)志CF奇偶標(biāo)志PF輔助進位標(biāo)志AF零標(biāo)志ZF符號標(biāo)志SF溢出標(biāo)志OF=CF⊕CP,控制標(biāo)志（由程序編寫時置入）,方向標(biāo)志DF中斷標(biāo)志IF跟蹤標(biāo)志TF,1001,1010,0101,1001,1011,1111,1001，1010B＋1011，1111B＝？,CF=1,PF=1,AF=1,ZF=0,SF=0,指令指針I(yè)P：存放下一條要執(zhí)行指令的偏移地址,8段寄存器：CS、DS、SS、ES，用來存放段基值,二、8086的存儲器組織,1.存儲器的物理地址CPU將所管理的存儲器地址空間按順序編排的地址——物理地址（實際地址）,XXXX0H,段基值,2.邏輯段,,分段原則：（1）每個段最長64K字節(jié)，段內(nèi)地址是連續(xù)的，段與段之間可以是連續(xù)的，也可以是分開的或重疊的。（2）段的首地址必須能被16整除。,段基值：段首地址的高16位（無符號數(shù)）。段內(nèi)偏移地址：邏輯段內(nèi)任一地址單元相對于該段首地址的偏移量（無符號數(shù)）。,,3.邏輯地址與物理地址,物理地址：實際地址。邏輯地址：段基值：偏移地址（程序中使用的16位二進制地址）例如：3000H：2000H,物理地址=段基值*16+段內(nèi)偏移地址任一邏輯地址可唯一的對應(yīng)一個物理地址，而任一個物理地址卻不一定對應(yīng)一個邏輯地址。,段寄存器：,CS：存放正在被訪問的代碼段的段基值DS：存放正在被訪問的數(shù)據(jù)段的段基值SS：存放正在被訪問的堆棧段的段基值ES：存放正在被訪問的附加段的段基值,,信息按種類分段存放：程序信息放在代碼段中；數(shù)據(jù)信息放在數(shù)據(jù)段或附加段中；堆棧信息放在堆棧段中,段寄存器與約定寄存器組合指向存儲單元的示意,4.8086的存儲器結(jié)構(gòu),（1）按字節(jié)組織（一個單元存放一個字節(jié)）字的存放,低8位在前,高8位在后,連續(xù)存放低8位在偶地址—稱為字對準(zhǔn)存放低8位在奇地址—稱為字不對準(zhǔn)存放（2）8086存儲器分體1M內(nèi)存分為512K兩個存儲體一個為偶存儲器(存放低位字節(jié)),另一個為奇存儲器).,,,三、8086的周期,時鐘周期Ｔ：CPU的基本時間周期，它由計算機主頻決定總線周期：CPU對內(nèi)存或I/O接口進行一次讀/寫的操作稱做執(zhí)行一個總線周期一個總線周期＝4Ｔ＋ｎTW狀態(tài)，,四、8086的引腳功能,RD,HOLD(RQ/GT,0,),HLDA(RQ/GT,1,),WR(LOCK),M/IO(S,2,),DT/R(S,1,),DEN(S,0,),ALE(QS,0,),INTA(QS,1,),TEST,READY,RESET,,,,,,,,,,,,,,,,,,,140,239,338,437,536,635,734,833,932,1031,1130,1229,1328,1427,1526,1625,1724,1823,1922,2021,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,（一）8086/8088的工作模式最大工作模式：多CPU工作,MN/MX=0最小工作模式：單CPU,MN/MX=+5V（二）引腳復(fù)用技術(shù)1.采用分時復(fù)用，即同有引腳在同一總線周期的不同時鐘周期內(nèi)其功能不同;2.根據(jù)工作模式定義引腳功能，同一根引腳在最小模式和最大模式下輸出不同的信號。（三）引腳功能（最小模式）1.AD15~AD0(16條)地址/數(shù)據(jù)復(fù)用線雙向T1時作為地址線T2~T3時作為數(shù)據(jù)線,,,,,,,,AD0~AD15,2.AD19~AD16/S6~S3地址/狀態(tài)復(fù)用線輸出三態(tài)T1時為地址線A19~A16T2~T3時為狀態(tài)線S6~S33.BHE/S7數(shù)據(jù)高8位允許/狀態(tài)輸出三態(tài)T1:BHE高8位允許信號線BHE往往與A0相組合使用T2~T3:S78086未用4.ALE地址鎖存允許輸出三態(tài)T1:ALE=1表明AD總線上是地址信號.5.DEN數(shù)據(jù)允許信號輸出T2~T3DEN=0AD總線上是數(shù)據(jù)信號6.DT/R數(shù)據(jù)發(fā)送/接收控制信號輸出三態(tài)DT/R=1接收（＝0發(fā)送）,,,,,,,,10.READY準(zhǔn)備就緒信號輸入由外部發(fā)出,表示CPU訪問的存儲器或I/O端口已為傳送做好準(zhǔn)備READY=1準(zhǔn)備就緒（＝0CPU插入等待周期Tw）,11.INTR中斷請求輸入電平觸發(fā)12.INTA中斷響應(yīng)信號輸出13.NMI不可屏蔽中斷請求信號輸入14.HOLD總線請求信號輸入當(dāng)有其它共享總線的主控設(shè)備向CPU請求使用總線15.HLDA總線響應(yīng)信號輸出例:DMA,,,16.RESET復(fù)位信號輸入RESET至少要維持4個T的高電平才有效.CPU復(fù)位操作為：對FR、IP、DS、ES、SS及指令隊列清零,CS=FFFFH。17.測試信號TEST，輸入當(dāng)CPU執(zhí)行WAIT指令時,每隔5個時鐘周期,TEST進行一次測試,若TEST測試無效,則CPU處于踏步等待狀態(tài),直到有效,CPU才繼續(xù)執(zhí)行下一條指令.18.MN/MX工作模式選擇信號MN/MX=1最?。ǎ剑白畲螅?,,,,,五、8086CPU的特點：1.設(shè)計了指令隊列，EU與BIU的工作既相互獨立又相互配合，提高了CPU的工作效率。存儲器采用地址分段管理和奇偶分體連接組織結(jié)構(gòu)，使：1）指令緊湊；2）為程序浮動裝配創(chuàng)造了條件；3）可靈活訪問字或字節(jié)。3.采用引腳的復(fù)用技術(shù)，使芯片引腳數(shù)量大為減少，從而減小了芯片的體積。,38086系統(tǒng)配置,最小系統(tǒng)配置,最大系統(tǒng)配置,48086微處理器的操作和時序,8086為了完成自身的功能，需要執(zhí)行各種操作。8086CPU的主要操作有①系統(tǒng)的復(fù)位和啟動操作；②暫停操作；③總線操作；④中斷操作；⑤最小模式下的總線保持；⑥最大模式下的總線請求／允許。,復(fù)位操作,最小模式讀操作,最小模式寫操作,最大模式讀操作,最大模式寫操作,5Intel高檔微處理器,流水線技術(shù),存儲器管理技術(shù),引腳復(fù)用技術(shù),,分段,,分頁,本章小結(jié),8086CPU的編程結(jié)構(gòu),8086CPU的系統(tǒng)配置,8086CPU的操作時序,作業(yè),簡述8086CPU的構(gòu)成與工作過程計算34-89，該運算結(jié)束后，F(xiàn)R中狀態(tài)位分別為什么？8086CPU為什么要分段，怎樣分段？若現(xiàn)有CS=434EH,DS=12A6H,ES=12A6H,SS=01A6H,IP=01A6H,SP=100H,SI=2000H,DI=5000H,按如下要求計算物理地址并示意出相對位置。(1)求當(dāng)前段的段首和段末地址（設(shè)每段64K);(2)若下一條指令為數(shù)據(jù)串傳送指令，且DF=0,下一條指令的地址，源數(shù)據(jù)串的首地址，目的數(shù)據(jù)串的首地址；(3)堆棧棧頂指針的地址,4.什么是8086CPU的最小和最大工作系統(tǒng)。什么是8086的時鐘周期和總線周期，它們之間有什么關(guān)系?8086CPU讀/寫存儲器或I/O接口，用什么控制信號線區(qū)別？8086CPU為什么要將存儲器進行奇偶分體？為什么在8086CPU微機系統(tǒng)中地址總線要用地址鎖存器產(chǎn)生?當(dāng)接到RESET信號時，8086CPU進行了說明操作？10.請將如下的數(shù)據(jù)順序存放到數(shù)據(jù)段2000H開始的地址單元中。41H，43H，1342H，39H，45AEH，95H，0FDC9A56H，說明哪些是字對準(zhǔn)存放，哪些是字不對準(zhǔn)存放。,