2、組合邏輯電路(半加器全加器及邏輯運算)【沐風(fēng)教學(xué)】

《2、組合邏輯電路(半加器全加器及邏輯運算)【沐風(fēng)教學(xué)】》由會員分享，可在線閱讀，更多相關(guān)《2、組合邏輯電路(半加器全加器及邏輯運算)【沐風(fēng)教學(xué)】（20頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、實驗二實驗二 組合邏輯電路（半加器全加器及邏輯運算）組合邏輯電路（半加器全加器及邏輯運算）實驗二實驗二組合邏輯電路組合邏輯電路1.掌握組合邏輯電路的功能測試；掌握組合邏輯電路的功能測試；2.驗證半加器、全加器的邏輯功能；驗證半加器、全加器的邏輯功能；3.學(xué)會二進(jìn)制的運算規(guī)律。學(xué)會二進(jìn)制的運算規(guī)律。一、實驗?zāi)康囊?、實驗?zāi)康?優(yōu)講課堂實驗二實驗二 組合邏輯電路（半加器全加器及邏輯運算）組合邏輯電路（半加器全加器及邏輯運算）二、實驗儀器二、實驗儀器 1 1、數(shù)字電路實驗箱一臺、數(shù)字電路實驗箱一臺 2 2、器件、器件 74LS00 二輸入端四與非門二輸入端四與非門 3片片 74LS86 二輸入端四異或

2、門二輸入端四異或門 1片片 74LS54 四組輸入與或非門四組輸入與或非門 1片片2優(yōu)講課堂實驗二實驗二 組合邏輯電路（半加器全加器及邏輯運算）組合邏輯電路（半加器全加器及邏輯運算）三、必須掌握的知識點三、必須掌握的知識點 3優(yōu)講課堂實驗二實驗二 組合邏輯電路（半加器全加器及邏輯運算）組合邏輯電路（半加器全加器及邏輯運算）數(shù)字邏輯電路分為兩大類：數(shù)字邏輯電路分為兩大類：1、組合組合邏輯電路；邏輯電路；2、時序時序邏輯電路。邏輯電路。組合組合邏輯電路特點：電路當(dāng)前得輸出僅取決于邏輯電路特點：電路當(dāng)前得輸出僅取決于當(dāng)前當(dāng)前的的輸入信號，輸出信號隨輸入信號的變化而改變，輸入信號，輸出信號隨輸入信號的

3、變化而改變，與電與電路原來的狀態(tài)無關(guān)，路原來的狀態(tài)無關(guān)，這種電路無記憶功能。這就是組這種電路無記憶功能。這就是組合邏輯電路在邏輯功能上的共同特點。合邏輯電路在邏輯功能上的共同特點。三、必須掌握的知識點三、必須掌握的知識點 4優(yōu)講課堂實驗二實驗二 組合邏輯電路（半加器全加器及邏輯運算）組合邏輯電路（半加器全加器及邏輯運算）從給定組合邏輯電路圖找出輸出和輸入之間的從給定組合邏輯電路圖找出輸出和輸入之間的邏輯關(guān)系邏輯關(guān)系,分析其邏輯功能。分析其邏輯功能。（1）根據(jù)給定邏輯電路圖）根據(jù)給定邏輯電路圖,從電路的輸入到輸出從電路的輸入到輸出 逐級寫出輸出變量對應(yīng)輸入變量的邏輯表達(dá)式。逐級寫出輸出變量對應(yīng)輸

4、入變量的邏輯表達(dá)式。（2）由寫出的邏輯邏輯表達(dá)式）由寫出的邏輯邏輯表達(dá)式,列出真值表。列出真值表。（3）從邏輯表達(dá)式或真值表）從邏輯表達(dá)式或真值表.分析出組合邏輯電路的分析出組合邏輯電路的 邏輯功能。邏輯功能。三、必須掌握的知識點三、必須掌握的知識點 5優(yōu)講課堂實驗二實驗二 組合邏輯電路（半加器全加器及邏輯運算）組合邏輯電路（半加器全加器及邏輯運算）三、必須掌握的知識點三、必須掌握的知識點 將文字描述的邏輯命題，轉(zhuǎn)換為真值表：將文字描述的邏輯命題，轉(zhuǎn)換為真值表：a a、分析事件的、分析事件的因果關(guān)系因果關(guān)系，確定輸入和輸出變量。一般總是把引起事件的，確定輸入和輸出變量。一般總是把引起事件的原因

5、定為輸入變量原因定為輸入變量，把引起事件的，把引起事件的結(jié)果定為輸出變量結(jié)果定為輸出變量；b b、定義邏輯狀態(tài)的含義，即給定義邏輯狀態(tài)的含義，即給0 0，1 1邏輯狀態(tài)賦值，確定邏輯狀態(tài)賦值，確定0 0，1 1 分別代表輸入、輸出變量的兩種不同狀態(tài)；分別代表輸入、輸出變量的兩種不同狀態(tài)；c c、根據(jù)因果、根據(jù)因果關(guān)系列出真值表。關(guān)系列出真值表。由真值表寫出邏輯表達(dá)式，并進(jìn)行化簡。化簡形式應(yīng)根據(jù)由真值表寫出邏輯表達(dá)式，并進(jìn)行化簡?；喰问綉?yīng)根據(jù)所選門電路而定所選門電路而定 ；畫出邏輯電路圖。畫出邏輯電路圖。6優(yōu)講課堂實驗二實驗二 組合邏輯電路（半加器全加器及邏輯運算）組合邏輯電路（半加器全加器及

6、邏輯運算）三、必須掌握的知識點三、必須掌握的知識點 兩個二進(jìn)制數(shù)之間的算術(shù)運算無論是加、減、乘、除，兩個二進(jìn)制數(shù)之間的算術(shù)運算無論是加、減、乘、除，在計算機中都是化做若干步加法運算進(jìn)行的。因此，加在計算機中都是化做若干步加法運算進(jìn)行的。因此，加法器是構(gòu)成算術(shù)運算器的基本單元。法器是構(gòu)成算術(shù)運算器的基本單元。半加器：半加器：不考慮低位來的進(jìn)位不考慮低位來的進(jìn)位加法叫半加；能完成半加加法叫半加；能完成半加功能的電路叫半加器。功能的電路叫半加器。全加器：全加器：考慮低位來的進(jìn)位加法稱為全加考慮低位來的進(jìn)位加法稱為全加。能完成全加。能完成全加功能的電路叫全加器。功能的電路叫全加器。7優(yōu)講課堂實驗二實驗

7、二 組合邏輯電路（半加器全加器及邏輯運算）組合邏輯電路（半加器全加器及邏輯運算）半加器半加器A加數(shù)加數(shù)B被加數(shù)被加數(shù)CO進(jìn)位輸出進(jìn)位輸出S半加和半加和進(jìn)位輸進(jìn)位輸入入iC加數(shù)加數(shù)A全加和全加和全加器全加器進(jìn)位輸進(jìn)位輸出出被加數(shù)被加數(shù)SoCB8優(yōu)講課堂實驗二實驗二 組合邏輯電路（半加器全加器及邏輯運算）組合邏輯電路（半加器全加器及邏輯運算）（1 1）1 1位半加器（位半加器（Half Adder）不考慮低位進(jìn)位，將兩個不考慮低位進(jìn)位，將兩個1 1位二進(jìn)制數(shù)位二進(jìn)制數(shù)A、B相加的器件。相加的器件。半加器的真值表半加器的真值表 邏輯表達(dá)式邏輯表達(dá)式1000C011110101000SBA 半加器的真

8、值表 A B=1&C=AB BAS BABAS+如用與非門實現(xiàn)最少要幾個門?C=AB 邏輯圖9優(yōu)講課堂實驗二實驗二 組合邏輯電路（半加器全加器及邏輯運算）組合邏輯電路（半加器全加器及邏輯運算）（2 2）全加器（全加器（Full Adder）1110100110010100全加器真值表 全加器能進(jìn)行加數(shù)、被加數(shù)和低位來的進(jìn)位信號相加，并根全加器能進(jìn)行加數(shù)、被加數(shù)和低位來的進(jìn)位信號相加，并根據(jù)求和結(jié)果給出該位的進(jìn)位信號。據(jù)求和結(jié)果給出該位的進(jìn)位信號。0 1 0 1 1 0 1 0 Si Ai Ci-1 Bi 0 0 1 0 0 1 1 1 Ci Ai Ci-1 Bi 111011101001110

9、010100000CSCBA10優(yōu)講課堂實驗二實驗二 組合邏輯電路（半加器全加器及邏輯運算）組合邏輯電路（半加器全加器及邏輯運算）iiiii CBAABCCBACBACBAS+iiio)(CBAABBCACBAABC+S A B Ci Co BA iCBA AB i)(CBA 1 CO CO A B S CO Ci C O C I 于是可得全加器的邏輯表達(dá)式為11優(yōu)講課堂實驗二實驗二 組合邏輯電路（半加器全加器及邏輯運算）組合邏輯電路（半加器全加器及邏輯運算）加法器的應(yīng)用加法器的應(yīng)用1110100110010100全加器真值表 111011101001110010100000CSCBAABC有

10、奇數(shù)個有奇數(shù)個1時時S為為1；ABC有偶數(shù)個有偶數(shù)個1和全為和全為0時時S為為0。-用全加器組成三位二進(jìn)制代碼用全加器組成三位二進(jìn)制代碼奇偶校驗器奇偶校驗器12優(yōu)講課堂實驗二實驗二 組合邏輯電路（半加器全加器及邏輯運算）組合邏輯電路（半加器全加器及邏輯運算）選擇選擇74007400兩片連接如下電路；兩片連接如下電路；A A、B B、C C接電平開關(guān)，接電平開關(guān)，Y1Y1、Y2Y2接電接電平顯示發(fā)光管，改變平顯示發(fā)光管，改變A A、B B、C C的狀態(tài)填表，的狀態(tài)填表，并寫出并寫出Y1Y1、Y2Y2的邏輯的邏輯表達(dá)式；表達(dá)式；將運算結(jié)果與實驗結(jié)果比較。將運算結(jié)果與實驗結(jié)果比較。四、實驗內(nèi)容四、實

11、驗內(nèi)容 13優(yōu)講課堂實驗二實驗二 組合邏輯電路（半加器全加器及邏輯運算）組合邏輯電路（半加器全加器及邏輯運算）LED顯示顯示邏輯電平邏輯電平四、實驗內(nèi)容四、實驗內(nèi)容 14優(yōu)講課堂實驗二實驗二 組合邏輯電路（半加器全加器及邏輯運算）組合邏輯電路（半加器全加器及邏輯運算）在實驗箱上用異或門和與非門組成如下電路，輸入接電在實驗箱上用異或門和與非門組成如下電路，輸入接電平開關(guān)，輸出端平開關(guān)，輸出端Y Y、Z Z接電平顯示發(fā)光二極管；改變輸入接電平顯示發(fā)光二極管；改變輸入狀態(tài)，記錄輸出結(jié)果。狀態(tài)，記錄輸出結(jié)果。四、實驗內(nèi)容四、實驗內(nèi)容 15優(yōu)講課堂實驗二實驗二 組合邏輯電路（半加器全加器及邏輯運算）組合

12、邏輯電路（半加器全加器及邏輯運算）寫出以下電路的邏輯表達(dá)式；寫出以下電路的邏輯表達(dá)式；根據(jù)表達(dá)式列出真值表；根根據(jù)表達(dá)式列出真值表；根據(jù)真值表畫邏輯函數(shù)的卡諾圖；連接電路，根據(jù)不同的輸入狀據(jù)真值表畫邏輯函數(shù)的卡諾圖；連接電路，根據(jù)不同的輸入狀態(tài)，記錄輸出結(jié)果。態(tài)，記錄輸出結(jié)果。16優(yōu)講課堂實驗二實驗二 組合邏輯電路（半加器全加器及邏輯運算）組合邏輯電路（半加器全加器及邏輯運算）寫出用異或門、與或非門、非門組成全加器的邏輯表達(dá)式；寫出用異或門、與或非門、非門組成全加器的邏輯表達(dá)式；連接電路，注意連接電路，注意與或非門不用的輸入端接地與或非門不用的輸入端接地；根據(jù)不同的輸入狀態(tài)，記錄輸出結(jié)果。根據(jù)

13、不同的輸入狀態(tài)，記錄輸出結(jié)果。=1=1&1&SCOABC1425326122113316。74LS8674LS5474LS00注意：注意：74LS543或或4或或5接地，接地，9或或10或或11接地接地17優(yōu)講課堂實驗二實驗二 組合邏輯電路（半加器全加器及邏輯運算）組合邏輯電路（半加器全加器及邏輯運算）五、實驗報告五、實驗報告1、整理實驗數(shù)據(jù)、圖表并對實驗結(jié)果、整理實驗數(shù)據(jù)、圖表并對實驗結(jié)果 進(jìn)行分析討論。進(jìn)行分析討論。2、總結(jié)組合邏輯電路的分析方法。、總結(jié)組合邏輯電路的分析方法。關(guān)于懸空的問題關(guān)于懸空的問題無論是無論是TTL還是還是CMOS多余或暫時不用的輸入端不能懸空，可按以（多余或暫時不

14、用的輸入端不能懸空，可按以（1）與其它輸）與其它輸入端并聯(lián)使用。（入端并聯(lián)使用。（2）將不用的輸入端按照電路功能要求接）將不用的輸入端按照電路功能要求接電源或接地。比如將與門、與非門的多余輸入端接電源，電源或接地。比如將與門、與非門的多余輸入端接電源，將或門、或非門的多余輸入端接地。將或門、或非門的多余輸入端接地。18優(yōu)講課堂實驗二實驗二 組合邏輯電路（半加器全加器及邏輯運算）組合邏輯電路（半加器全加器及邏輯運算）下次預(yù)習(xí)內(nèi)容實驗三實驗三 觸發(fā)器（一）觸發(fā)器（一）RS，D，JK19優(yōu)講課堂實驗二實驗二 組合邏輯電路（半加器全加器及邏輯運算）組合邏輯電路（半加器全加器及邏輯運算）六、實驗結(jié)束六、實驗結(jié)束 1 1、整理好工具，把連接線拉直并整齊放到一起；、整理好工具，把連接線拉直并整齊放到一起；2 2、關(guān)閉所用儀器電源開關(guān)、把儀器放好；、關(guān)閉所用儀器電源開關(guān)、把儀器放好；（探頭不用拔掉）（探頭不用拔掉）3 3、整理好抽屜方可離開；、整理好抽屜方可離開；4 4、清理個人周圍衛(wèi)生。、清理個人周圍衛(wèi)生。請大家自覺遵守！謝謝！請大家自覺遵守！謝謝！20優(yōu)講課堂